Index was outside the bounds of the array. 文章摘要
|本期目录/Table of Contents|

[1]代国宪,陈迟晓,叶〓凡,等. 一种具有2bit/cycle结构的400MS/s 8bit逐次逼近型模数转换器设计[J].复旦学报(自然科学版),2014,04:446-451.
点击复制

 一种具有2bit/cycle结构的400MS/s 8bit逐次逼近型模数转换器设计(PDF)

《复旦学报》(自然科学版)[ISSN:/CN:]

期数:
2014年04
页码:
446-451
栏目:
出版日期:
2014-08-12

文章信息/Info

Title:
-
作者:
 代国宪陈迟晓叶〓凡任俊彦
Author(s):
-
关键词:
-
Keywords:
-
分类号:
-
DOI:
-
文献标识码:
A
摘要:
设计了一种高速的逐次逼近型模数转换器(Successive Approximated Register AnalogDigital Converter, SAR ADC),与传统SAR ADC相比,该ADC除了采样电容阵列,额外使用了一个辅助数模转换器(Auxiliary DigitalAnalog Converter, AUX-DAC)来实现2bit/cycle.系统设计的SAR ADC使用了一个共享的内插预放大器,可以将输入信号和比较器隔离开,减小了比较器的回踢噪声.为了进一步提高转换速度,采用比较器交替工作模式,其输出结果直接送给电容阵列进行处理,与传统SAR ADC相比大大减小了逻辑延时.由于架构中使用了多路比较器,因此采用前台校准技术用来校正比较器的失调电压.后仿结果表明该ADC在400M采样速率和1.2V的电源电压下,可以实现48dB的SNDR,功耗为5.6mW,优值FoM为67fJ/conversion-step.
Abstract:

参考文献/References

备注/Memo

备注/Memo:
更新日期/Last Update: 2014-08-13