|本期目录/Table of Contents|

[1]蒋健兵,马顺利,周光耀,等. 一种应用于超高速ADC中6G/8G Hz的高精度正交时钟产生电路[J].复旦学报(自然科学版),2014,04:458-465.
点击复制

 一种应用于超高速ADC中6G/8G Hz的高精度正交时钟产生电路(PDF)

《复旦学报》(自然科学版)[ISSN:/CN:]

期数:
2014年04
页码:
458-465
栏目:
出版日期:
2014-08-12

文章信息/Info

Title:
-
作者:
 蒋健兵马顺利周光耀叶〓凡任俊彦
Author(s):
-
关键词:
-
Keywords:
-
分类号:
-
DOI:
-
文献标识码:
A
摘要:
 正交时钟被广泛的用在正交频分复用(OFDM)通信系统,时间交织模拟数字转(ADC)中。正交信号的相位偏差和时钟抖动对整个系统都有着重要的影响。针对时间交织ADC的应用需求,本文提出一种宽带的输出相位可调的正交注入锁定分频器,通过调节注入信号和耦合信号的能量来改善因器件失配工艺偏差等造成的正交信号的相位误差。在此基础上设计了一个基于LC压控振荡器的电荷泵型锁相环。该锁相环采用TSMC 65 nm工艺设计,正交时钟的频率输出范围是5.8~6.5 GHz 7.1~8.3 GHz,正交相位的平均误差小于0.26°,满足系统设计的预设指标。
Abstract:
-

参考文献/References

-

备注/Memo

备注/Memo:
-
更新日期/Last Update: 2014-08-13